Mise à jour MiSTer et changelog du 2022-09-25 10:08:27

[ad_1]

PSX:

caractéristiques :
– 3 vitesses de turbo différentes
– Déplacement du cache de données dans le CPU -&gt ; accélération lors de l’utilisation de la vitesse turbo “élevée”.

corrections/changements :
– Correction d’un cas limite de chargement de carte mémoire entraînant l’indisponibilité des données de la carte mémoire.
– Correction de l’index erroné de l’emplacement de sauvegarde lors du chargement du noyau.
– Correction d’un cas limite où le chargement d’un savestate bloquait le noyau jusqu’à ce que la réinitialisation soit déclenchée.
– Correction du cas limite CPU blockLoadforward (le test CPU de pcsx-redux est maintenant réussi).
– plusieurs nettoyages et réductions de ressources, la logique FPGA est passée de 97% à 93%.

améliorations de la précision :
– Mémoire : Le bus de registre CD utilise désormais la logique extbus
– Mémoire : modification du timing extbus lors de l’utilisation de PStrobe avec RecP (timing CD)
– Mémoire : ajustement des timings pour les lectures du BIOS
– Mémoire : retravailler l’interface du cache d’instruction de la sdram, réduisant le temps d’extraction du cache d’un cycle, satisfaisant le test contre le matériel.
– CPU : implémentation du pipelining de charge hors de l’ordre.
– CPU : implémenter la relecture du registre CACHECONTROL
– CPU : rendre l’étape de récupération des instructions totalement indépendante de l’étape de récupération des données
– DMA : ajout d’un coût de synchronisation pour le changement de page et le rafraîchissement de la RAM
– DMA : réduction de l’overhead initial de 2 cycles
– Timer : implémenter un mode de non-redéclenchement en utilisant le bit 6 de Mode.


[ad_2]

lien source

Laisser un commentaire

Votre adresse e-mail ne sera pas publiée. Les champs obligatoires sont indiqués avec *