par
Second time playing through two-player on MiSTer and we got our asses kicked just as hard- but this time with CPU Turbo to remove slowdown. Just like the first time we played through (https://youtu.be/s8IdF-96uQM), we got a glitched out frozen screen at the end, which happens often on the original PCB and may occur even more often when using the Turbo CPU option as well.
The Turbo CPU feature that was recently added to the core works well. Almost all slowdown is eliminated and the game is quite hectic compared to the regular sluggish speed. The increased speed adds to the difficulty of the game, and in two-player mode can make it easier to accidentally hit the other player as everything is moving so quickly. We sure did our fair share of this during this playthrough. The infinite lives dip switch was enabled to prevent having to pump quarters in throughout the game.
This game is an arcade classic, and it set the stage for an entire new genre, along with its predecessor, Renegade, which was also the first Kunio-kun game (River City Ransom, etc..). Like many entries in the Kunio-kun series, this one features exceptional music, with very catchy and well-composed melodies.
There are lots of neat little ways to play around with the glitchy code in this game, and you should be able to re-create everything you see in articles and videos online in the MiSTer core version, if you care to mess around with it a bit.
We did a playthrough of Double Dragon 2 (without turbo) also: https://youtu.be/F3-jQmNfgdc
Double Dragon arcade core by Jotego. Support his patron for future arcade awesomeness:
https://www.patreon.com/topapate
—
Double Dragon arcade core 12-06-2021 build
A.K.A: 双截龍 ダブルドラゴン
Filter: Scanlines(Bright)110_85_medium(custom) // Gamma: Poly 2.4
Dips: Infinite lives // CPU Turbo: On
Played using 2x Hori Real Arcade Pro VX-SA arcade sticks, with 1000hz USB polling.
Video: Integer scaled to 1080p // HDMI to Datapath e1s capture card
Volume reduced 38%
—
|:=-Timestamps-=:|
00:00 – Boot
00:24 – Title / Demo
01:13 – Full Game (2 Player)
—
Live gameplay streams on Twitch: https://www.twitch.tv/WalrusFPGA
Twitter: https://twitter.com/WalrusFPGA
=—————CONTRIBUTE—————=
None of this would be possible without the constant hard work of Sorgelig. It cannot be overstated how much he has done and continues to do for this project, since its beginning. You can support him either at his Patreon in the link below, or on Paypal, depending on your preference. MiSTer is a paradigm shift in how we can experience these classic games. This is a long-term preservation project that will continue to grow so that gamers today and in the future can experience these excellent systems as accurately and lag-free as possible. Donating what you can will help keep the updates coming. Thank you.
Patreon: https://patreon.com/FPGAMiSTer
PayPal: https://paypal.me/FPGAMiSTer
NOTE: I am not affiliated with Sorgelig and am only sharing these links as a fan of the project who wishes to see it continue to grow rapidly.
=—————–INFORM—————–=
Github link for this core: https://github.com/jotego/jtdd
MiSTer Forum/Wiki/Github (source, guides and info): http://MiSTerFPGA.org
Official MiSTer Discord for live chat/help: https://discord.gg/4xKVg4XVYn
(Be respectful; this server is moderated. New users must be verified.)
=——————BUILD——————=
Worldwide list of sellers for MiSTer expansion boards: https://misterfpga.org/viewforum.php?f=34&sid=74e1c5e7dae1b99284789d93194cfa0b
I have personally ordered all my parts from https://www.MiSTerAddons.com and have been 100% satisfied with the quality and service there. (North American seller. If in a different region, check list linked above for best local shipping rates.)
source
-
Sessleger Tang Nano 20K FPGA Carte de Développement RISCV Linux pour Lecteur de Jeux RétroTang Nano 20K est une carte mère avec Semiconductor GW2AR-18 QN88. La puce dispose de 20736 tables de recherche logiques (LUT4) et de registres 15552 (FF). À l'intérieur se trouvent des PLL et plusieurs unités. Prend en charge la multiplication 18 bits x 18 bits pour accélérer les opérations de chiffres. Il dispose d'un SDRAM intégré de 64 Mbps à faible latence qui facilite l'exécution de l'émulateur et améliore l'exécution des systèmes Linux softcore. La carte utilise par défaut un oscillateur à quartz de 27 MHz pour multiplier l'horloge nécessaire pour un affichage compatible et est également équipée d'une puce générateur d'horloge MS5351 pour produire une variété d'horloges nécessaires selon les besoins. La puce BL616 intégrée de téléchargeur FPGA JTAG et de port série pour communiquer avec le FPGA. La puce de téléchargement intégrée a été mise à niveau vers une interface USB 2.0, avec les fonctions de téléchargement JTAG haute vitesse, communication série, réception SPI haute vitesse et configuration précise de l'horloge. -
Carte mère Mister FPGA 32 Mo + hub USB V2.1 avec kit de boîtier en métal DIY pour Terasic DE10-Nano Mister FPGA (Noir)Port micro-USB en amont Connexion 5 V CC. Basé sur la puce FE2.1 Pour Mister-USB Hub Board : il s'agit d'un hub USB supplémentaire en option pour une connexion pratique des périphériques USB. Avec cette carte, le MiSTer dispose de ports USB supplémentaires qui s'adaptent parfaitement sous le châssis existant. Le pont USB se connecte parfaitement SoC DE10-Nano sans aucun supplémentaire. - Eysaure Carte de Développement Tang Nano 20K FPGA RISCV Linux pour Lecteur de Rétro Installation Facile Facile à UtiliserIl est doté d'une SDRAM intégrée de 64 Mbits à faible latence, qui facilite l'exécution de l'émulateur et facilite l'exécution des systèmes Linux soft-core. Tang Nano 20K est une carte mère utilisant Semiconductor GW2AR-18 QN88. La puce possède 20 736 tables de recherche logique (LUT4) et 15 552 registres (FF). Il y a deux PLL à l'intérieur et plusieurs unités . Prend en charge la multiplication 18 bits x 18 bits pour accélérer les opérations numériques. La carte utilise par défaut un oscillateur à cristal de 27 MHz pour multiplier l'horloge requise pour l'affichage compatible , et est également équipée d'une puce de génération d'horloge MS5351 pour générer une variété d'horloges requises à volonté. La puce BL616 intégrée de téléchargeur FPGA JTAG et de port série pour la communication avec le FPGA. La puce de téléchargement intégrée a été mise à niveau vers une interface USB2.0 , avec les fonctions de téléchargement JTAG haute vitesse, de communication série, de réception SPI haute vitesse et de configuration précise de l'horloge.
-
Jowsst Carte mère Mister FPGA 128 Mo V2.9 + Hub USB V2.1 avec boîtier métallique DIY pour Terasic DE10-Nano Mister FPGA (argent)Port USB en amont Avec cette carte, le MiSTer dispose d'un port USB supplémentaire qui s'adapte parfaitement sous le boîtier existant. Le pont USB se connecte parfaitement à la carte soC DE10 Nano sans câbles supplémentaires. Pour carte de hub USB Mister : il s'agit d'un hub USB supplémentaire en option pour des connexions pratiques de périphériques USB. 5 V CC. Basé sur la puce FE2.1
